| Beide Seiten der vorigen Revision Vorhergehende Überarbeitung Nächste Überarbeitung | Vorhergehende Überarbeitung Nächste ÜberarbeitungBeide Seiten der Revision |
| artikel:nav_common:omap5948:start [Wed. 24.07.2019 10:22] – go4it | artikel:nav_common:omap5948:start [Thu. 22.08.2019 18:03] – [Technische Daten] go4it |
|---|
| ===== Die ARM-CPU (MPU) ===== | ===== Die ARM-CPU (MPU) ===== |
| |
| Der CPU im OMAP entspricht dem Typ ''ARM926EJ-S'' und der ARM-Architektur ''ARMv5TEJ''. Sie versteht zwei Befehlssätze (Mnemonics): ''ARM'' (32-Bit) und ''Thumb'' (16-Bit) und kann 8, 16 oder 32-Bit Daten verarbeiten. Die CPU-Einheit besitzt einen 16K-Byte Befehls-Cache und einen 8K-Byte Daten-Cache, sowie eine Daten- und Programm-Speicherverwaltungseinheit (MMU). Die CPU wird ausschließlich im ''Little Endian'' Modus betrieben. | Der CPU im OMAP entspricht dem Typ ''ARM926EJ-S'' und damit der ARM-Architektur ''ARMv5TEJ''. Diese versteht zwei Befehlssätze (Mnemonics): ''ARM'' (32-Bit Instructions) und ''Thumb'' (16-Bit Instructions) und kann 8, 16 oder 32-Bit Daten verarbeiten und wird ausschließlich im ''Little Endian'' Modus betrieben. |
| |
| Die CPU enthält weiterhin einen ''Coprocessor 15 (CP15) and protection module''. Dieser erkennt z.B. Programmabstürze oder unzulässige Speicherzugriffe. | Die CPU-Einheit besitzt eine Daten- und Programm-Speicherverwaltungseinheit (MMU), sowie einen ''Coprocessor 15 (CP15) and protection module''. Dieser erkennt z.B. Programmabstürze oder unzulässige Speicherzugriffe. |
| |
| Die JTAG-ID der CPU lautet ''0x0692602F'', die IRLEN beträgt ''50 Bit''. | Die JTAG-ID der CPU lautet ''0x0692602F'', die IRLEN beträgt ''4 Bit''. Der IRPre (Offset) im OMAP ist ''38 Bit''. |
| | |
| | Die OMAP32_ID lautet ''0x03320500'', was die Typen "POMAP5912" oder "OMAP5912B" in Revision 2.2 identifiziert. |
| |
| ===== Der DSP (Digital-Signal-Processor) ===== | ===== Der DSP (Digital-Signal-Processor) ===== |
| Der DSP ist ein ''TMS320C55x'' (''C55x'') und besitzt z.B. Video Hardware Accelerators für DCT, iDCT, Pixel Interpolation, sowie Motion Estimation für Video-Compression. | Der DSP ist ein ''TMS320C55x'' (''C55x'') und besitzt z.B. Video Hardware Accelerators für DCT, iDCT, Pixel Interpolation, sowie Motion Estimation für Video-Compression. |
| |
| ===== Das Memory-Interface ===== | ===== Anbindung des Flash-Speicher ===== |
| |
| Hierüber werden externe Speicher verwaltet. | Über das ''EMIFS'' ("External-Memory-Interface-Slow") Interface wird der externe Spansion Flash-Speicher (S29GL*) angebunden. Diese Schnittstelle nutzt einen 16-Bit breiten Daten- sowie einen 25-Bit breiten Adress-Bus und ist somit in der Lage bis zu 64 MBytes zu adressieren. Als Chip-Select Signal für das Flash wird ''EMIFS_CS3'' verwendet. |
| |
| === ''EMIFS'' ("External-Memory-Interface-Slow") === | CS0 and CS3 address decoding (address in the TC memory mapping) can be swapped through the BM bit field in the EMIFS global control register. When the BM bit field is set, CS3 is activated in the 0000:0000−03FF:FFFF range and CS0 is activated in the 0C00:0000−0FFF:FFFF range. |
| |
| Hierüber werden externe Flash-Speicher oder statische RAMs (SRAM) angebunden. Diese Schnittstelle bietet einen 16-Bit breiten Datenbus, sowie 4 Chip-Select Signale. Der Adressbus ist 25 Bit breit und somit in der Lage Speicherbausteine bis max. 64M-Bytes zu nutzen. Die maximale Gesamtkapazität liegt somit bei 4x64 = 256M-Byte. | The BM bit is sampled at reset depending on two factors. If MPU_BOOT (ball J20) is 1 and the device type is emulation then BM resets to 1. Otherwise, BM resets to 0. |
| |
| === ''EMIFF'' ("External-Memory-Interface-Fast") === | Thus, the boot is executed from CS0 or from CS3 attached memories. During normal execution, BM can be changed dynamically but obvious software precautions are required to prevent system crash. |
| | ===== Anbindung des SDRAM ===== |
| |
| Dient zur Ankopplung von dynamischen RAMs (SDRAM). Der Datenbus ist 16-Bit und der Adressbus 25-Bit breit (max. 64M-Byte). Über zwei Bank-Select Bits können also maximal 4x 64M-Byte (=256M-Byte) an externem SDRAM angesprochen werden. | Über das ''EMIFF'' ("External-Memory-Interface-Fast") werden die auf dem Board vorhandenen Micron SD-RAM Speicherbausteine mit einer Gesamtkapazität von 128 MByte genutzt. Der Datenbus ist hier ebenfalls 16-Bit und der Adressbus 25-Bit breit. Die beiden "Bank-Select" Signale ''EMIFF_BA0'' und ''EMIFF_BA1'' adressieren den jeweiligen RAM-Chip und das ''EMIFF_CS'' die RAM-Bank als ganzes. |
| |
| ===== Das JTAG-Interface ===== | ===== Das JTAG-Interface ===== |
| JTAG_CHAIN = 8, 4, 38 ; list of IR lenghts of all TAP controller in JTAG chain | JTAG_CHAIN = 8, 4, 38 ; list of IR lenghts of all TAP controller in JTAG chain |
| |
| | ===== Technische Daten ===== |
| |
| ===== Datenblatt ===== | * Aufdruck: ''OMAP5948GXF'' |
| | * Gehäuseform: BGA-289 |
| * Gehäuseform: BGA 289 | |
| * Aufdruck: "OMAP5948GXF" | |
| * Hersteller: TI (Texas Instruments) | * Hersteller: TI (Texas Instruments) |
| * [[http://processors.wiki.ti.com/index.php/OMAP]] | * [[http://processors.wiki.ti.com/index.php/OMAP]] |
| | * Praktisch baugleich mit OMAP5912 und OMAP1621, OMAP1611b (zzgl. ein paar "Kundenspezifischen Erweiterungen" für BOSCH) |
| | * MCU-Familie: OMAP 1 (OMAP171x, OPAP162x, OMAP161x, OMAP1510, OMAP5910, OMAP5912) |
| | * Erscheinungsjahr: |
| | * CPU: ARM926EJ-S |
| | * DSP: C55x |
| |