Hier werden die Unterschiede zwischen zwei Versionen angezeigt.
| Beide Seiten der vorigen Revision Vorhergehende Überarbeitung | Nächste ÜberarbeitungBeide Seiten der Revision |
| artikel:nav_common:omap5948:start [Wed. 24.07.2019 10:22] – go4it | artikel:nav_common:omap5948:start [Wed. 24.07.2019 10:28] – [Die ARM-CPU (MPU)] go4it |
|---|
| ===== Die ARM-CPU (MPU) ===== | ===== Die ARM-CPU (MPU) ===== |
| |
| Der CPU im OMAP entspricht dem Typ ''ARM926EJ-S'' und der ARM-Architektur ''ARMv5TEJ''. Sie versteht zwei Befehlssätze (Mnemonics): ''ARM'' (32-Bit) und ''Thumb'' (16-Bit) und kann 8, 16 oder 32-Bit Daten verarbeiten. Die CPU-Einheit besitzt einen 16K-Byte Befehls-Cache und einen 8K-Byte Daten-Cache, sowie eine Daten- und Programm-Speicherverwaltungseinheit (MMU). Die CPU wird ausschließlich im ''Little Endian'' Modus betrieben. | Der CPU im OMAP entspricht dem Typ ''ARM926EJ-S'' und damit der ARM-Architektur ''ARMv5TEJ''. Diese versteht zwei Befehlssätze (Mnemonics): ''ARM'' (32-Bit Instructions) und ''Thumb'' (16-Bit Instructions) und kann 8, 16 oder 32-Bit Daten verarbeiten und wird ausschließlich im ''Little Endian'' Modus betrieben. |
| |
| Die CPU enthält weiterhin einen ''Coprocessor 15 (CP15) and protection module''. Dieser erkennt z.B. Programmabstürze oder unzulässige Speicherzugriffe. | Die CPU-Einheit besitzt eine Daten- und Programm-Speicherverwaltungseinheit (MMU), sowie einen ''Coprocessor 15 (CP15) and protection module''. Dieser erkennt z.B. Programmabstürze oder unzulässige Speicherzugriffe. |
| |
| Die JTAG-ID der CPU lautet ''0x0692602F'', die IRLEN beträgt ''50 Bit''. | Die JTAG-ID der CPU lautet ''0x0692602F'', die IRLEN beträgt ''4 Bit''. Der IRPre (Offset) im OMAP ist ''38 Bit''. |
| | |
| | Die OMAP32_ID lautet ''0x03320500'', was die Typen "POMAP5912" oder "OMAP5912B" in Revision 2.2 identifiziert. |
| |
| ===== Der DSP (Digital-Signal-Processor) ===== | ===== Der DSP (Digital-Signal-Processor) ===== |